一、10GbE光学传输领域取得重大突破:串行10Gb/s以太网收发器推出（论文文献综述）
李晋涛[1]（2021）在《基于SATA硬盘阵列的数据记录装置设计与实现》文中提出在航空航天领域的飞行试验中,通常需要对飞行过程中的可见光图像和红外图像等数据进行快速的存储。这些高像素、高帧频的图像数据实现高速且可靠的存储是飞行试验的关键部分。针对这一问题,本文以FPGA为主控,光纤为数据接口,设计了一种基于SATA硬盘存储阵列的数据记录装置,主要从接口、缓存、数据存储三个方面阐述了数据记录装置的设计及实现。首先,为了实现速率分别为2.5Gbps和12.5Gbps的两路光学图像的高速传输,采用硬件光电转换模块和IP核配合的方式,设计了两路SRIO图像接口;为了验证IP核的设置是否正确,根据例化工程进行了时序仿真;为了解决突发度写速率较快的问题,设计了DDR3缓存阵列,并针对DDR3的两种不同的拓扑方式进行比较;为了减少布线空间和提高信号完整性选则了Fly-by拓扑方式,并总结了PCB布线时的技巧和规则;为了防止图像混合存储带来的数据混乱,在进入DDR3阵列前通过对图像数据重新编帧的方式将两路图像数据进行区分,之后介绍了MIG控制器和DDR3的读写时序。数据存储模块的设计,考虑到数据记录装置的体积不宜太大,放弃了主流的VPX背板机箱传输方式,选择FPGA直接控制数据存储到固态硬盘的思路;在优先考虑传输速率和空间利用率的情况下,参考RAID0阵列模式设计了基于SATA固态盘的阵列存储模式,并通过优化OOB初始化状态机,解决了硬盘传输中断无法重连的问题;为了方便测试,设计了千兆以太网的硬件电路,作为上位机通信和数据回读的接口。最后,通过硬件和上位机软件搭建了测试平台,对数据记录装置的存储性能做了全面的测试。经过大量的试验测试,数据记录装置的读写功能均正常,可以完成两路光学图像的稳定存储,不存在丢帧和误码现象,实际存储速率不低于850MB/s。
余滔[2]（2021）在《CSNS能量分辨中子成像谱仪数据读出方法研究》文中进行了进一步梳理制造业的发展对于经济的发展意义重大,一个国家制造业的发展水平体现出其生产力发展水平。从第一次工业文明开始,机器逐步代替手工成为制造业中的主要生产力,世界主要强国的发展历史都有力地证明,制造业的发展将极大地促进国家和民族的强盛。能量分辨中子成像谱仪根据中子特性设计瞄准新兴产业和现代制造业中新能源、新材料、高端装备制造等领域的材料和器/部件在研发与设计、加工制造、运行与服役性能评价等应用环节的需求。谱仪将为解决若干瓶颈问题和关键科学技术问题提供科学数据支撑。中子不带电,不与物质核外电子相互作用。呈现波动性的中子可以与物质微观结构相互作用,可以类比人们所熟知的X射线的探测原理对物质进行探测,中子是研究微观世界原理的有力手段。中子在分辨轻元素、同位素和近邻元素方面表现出独特的优势。此外,中子与样品的相互作用不会破坏样品内部结构,因此中子探测成为探测具有活性的生物样品的有效手段,中子波长短,对于研究物质微观结构的微小变化具有优势。随着中子源的不断发展,中子束流强度不断提高,中子散射技术已经广泛地应用在物质微观原理、化学材料结构、地质历史、生物医学等领域。近十年来,一系列新的成像概念,更多地利用中子辐射的独特特性来实现图像对比,有望进一步扩大成像研究的潜在应用。一些主要的技术发展包括:能量选择性（单色）成像、布拉格边缘成像、极化中子成像和中子共振吸收成像。值得注意的是,布拉格边缘成像是一种能量选择方法,有时也被称为能量分辨成像,与其他中子成像不同,其不仅对成像空间分辨有较高要求,而且由于其能量选择的特性,对时间分辨也有较高要求,成为近年来研究的重点。随着中子源束流强度的提高,能量分辨中子成像样品处束流强度也不断提高,针对中子成像能量分辨中子成像谱仪不同探测器的特性需要设计适合的数据读出方法。本论文聚焦中国散裂中子源能量分辨中子成像谱仪的数据读出方法预研,针对中国散裂中子源能量分辨中子成像谱仪高事例率、高时间分辨、高空间分辨、探测器系统规模大的特点,研究其数据读出方法。本论文在调研国际上相关谱仪及其读出电子学设计的基础上,提炼出能量分辨中子成像谱仪高事例率信号转换、高速实时数据处理、高速大规模数据传输三个关键问题,提出了适用于高事例率能量分辨中子成像探测器特点的实时数据读出方法。中子成像探测器前端电子学采用Timepix3芯片实现探测器信号的读取,具有高密度感光单元的Timepix3保障谱仪系统具有高空间分辨,其高速数据读出接口及独特的基于事件的数据读出机制保障谱仪系统具有高事例率转换能力与高时间分辨。衍射闪烁体探测器通道与数目众多,采用专用集成芯片MaPMTv10实现前端高通道数的数据读出。能量分辨中子成像谱仪由中子成像探测器与衍射闪烁体探测器组成,系统探测器众多,读出电子学系统采用嵌入式架构,Zynq系列片上系统集成软件可编程的ARM端,同时FPGA（Field Programmable Gate Array）端可以实现硬件端编程,利用片上系统的可编程逻辑端高速实时计算能力实现实时数据处理,基于片上系统的处理器系统端搭建嵌入式系统完成数据上传,读出电子学引入WR（White Rabbit）授时系统与中子脉冲ID（Identity Document）系统实现系统时钟与数据同步。本论文对电子学原型电路进行了功能与性能测试,各电子学模块性能指标均满足设计要求。适用于能量分辨中子成像探测器特点的高速读出方法实现了 3×106 n/cm2/s有效事例率、透射最佳波长分辨电子学贡献优于0.2%的中子成像数据读出。基于硬件的实时多重计数与像素数据处理方法实现了可灵活配置多重计数判选条件的FPGA多重计数处理逻辑、图像与能谱实时统计逻辑,使得处理后的成像分辨率提升。
刘培东[3]（2021）在《面向嵌入式系统的实时信号通道技术研究》文中认为日益增长的高速实时流数据传输需求对系统带宽、时延以及稳定性都带来了很大的挑战,与此同时通用处理器也逐渐成为高性能数据传输领域的瓶颈。针对此现象,本文对高性能实时信号通道技术展开研究,提出并设计了一种面向嵌入式系统的高性能实时数据传输分发系统架构。该系统融合了基于Aurora的模块间串行数据传输和基于万兆以太网TCP/IP卸载引擎技术的处理模块与服务器互联,在高性能实时流数据传输领域具有较好的应用价值。本文从课题关键技术出发,对现场可编程门阵列FPGA、Aurora总线协议,TCP/IP协议栈等技术进行研究,然后结合应用需求分析论证系统总体架构和方案,并依托FPGA平台分别对基于Aurora的高性能串行数据传输和基于TCP/IP卸载引擎的高性能实时数据网络分发两个子系统进行硬件逻辑设计,详细论述了关键模块的设计思路和实现过程。最后验证了系统的功能正确性并对其进行了性能测试。验证和测试结果表明:系统能够保证高性能实时流数据传输的正确性和稳定性,支持4路万兆以太网通道的多并发传输,单路万兆以太网最高实际传输速率可达9.7Gbps,且处理模块CPU占用率低于3%。
蔡熙[4]（2021）在《基于海思处理器的分布式数据采集系统桥接子系统硬件研发》文中认为分布式数据采集系统在我国海洋科考、远洋勘探等领域应用广泛。随着美国发起的“贸易战”和“禁售事件”愈演愈烈,分布式数据采集系统核心部件的关键元器件进口受到了很大限制,暴露出采用进口器件研制的系统存在被其他国家“卡脖子”的风险。因此,自主研制国产化分布式数据采集系统具有非常迫切的需求。本文研发了基于海思处理器的分布式数据采集系统桥接子系统。该桥接子系统以海思公司Hi3798系列处理器为核心设计,通过扩展高速PCIe接口与国微公司高性能SMQ7K325T系列FPGA进行数据交互,实现大规模采集信号的接收,预处理和转发。处理器扩展2路千兆以太网电接口用于与后端信号分析设备进行数据交互,扩展1路RS-422串口接收设备传感器数据;FPGA扩展4路百兆以太网光接口用于前端采集节点数据的接收。本系统采用100%国产器件进行设计,具有功耗低、带宽高和扩展性好等特点。本文对桥接子系统进行了板级调试与功能测试,包括硬件电路的电源、关键信号、整机功能、功耗等测试,测试结果均符合设计要求,系统在最大带宽下工作稳定。
朱丹阳[5]（2020）在《伽马-伽马对撞机读出电子学系统研究》文中认为国际上提出和开展各种类型的粒子对撞机实验,被用于研究各种基本粒子的特性,伽马-伽马对撞机是其中的一个研究热点。质心系能量在百GeV量级的高能伽马-伽马对撞机产生希格斯粒子的能量比正负电子对撞机所需的能量低,且反应截面更大,成为建造希格斯工厂一个备受关注的方案。在百MeV～几 GeV量级的伽马-伽马对撞机可以研究基本粒子（粲夸克和底夸克等）的新物理,在几MeV量级的伽马-伽马对撞机对γγ散射和双实光BW过程的研究具有重要意义。高能伽马-伽马对撞机对实验条件要求很高（例如高能量的电子束,高聚焦高功率率的激光束）,这些条件目前很难满足高能实验需求,但可以应用于低能伽马-伽马对撞机的研究。在此背景下,中国高能物理研究所利用国内现有成熟的技术提出建造世界上首台伽马-伽马对撞机（γγ对撞机）,初期目标是质心系能量1～2 MeV的伽马光子对撞,通过对撞实验深入研究伽马光子的特性。本课题的研究内容是为γγ对撞机提供合适的读出电子学系统,用于对撞产物的探测实验。根据γγ对撞机探测器（塑闪+CsI（Na）+SiPM）的输出信号特点和紧凑的真空探测环境,本论文确定电子学的读出需求:对撞机的事例率为50～100 Hz,读出通道数为1426路,动态输入范围为1V,噪声水平低于3 mV,以及能量测量和粒子甄别等。结合国际上类似实验电子学设计方案的分析和研究,确定一套基于SCAASIC波形数字化技术的低功耗、1 GHz高采样率读出电子学方案,以探测γγ对撞机输出信号的波形信息。为了验证电子学关键技术的性能,本论文设计了一套基于DRS4芯片波形存储+ADC数字化处理的读出电子学,从波形数字化设计、时钟模块、芯片驱动能力、FPGA逻辑设计等方面进行验证,通过光纤链路进行探测器数据的传输、触发时钟分发以及配置命令控制。经过测试结果的分析,确定合适的输入缓存单元,证明SCA ASIC波形数字化技术的可行性,验证FPGA和DAC芯片输出电流的驱动能力以及光纤链路的稳定可靠。在此基础上,本课题开展方案原型读出电子学设计工作,该电子学由8块前端读出板FEE和1块后端数据采集板DAQ组成,前端读出板可以对180路探测器输出信号进行波形数字化处理,将打包后的数据通过高速光纤链路发送至后端DAQ板。在实验室进行电子学系统（2块FEE板+1块DAQ板）的详细性能测试分析后,FEE板满足1V动态范围需求,基线噪声水平小于1.6 mV,采样间隔误差小于42ps,光纤链路和以太网传输可靠稳定,为γγ对撞机的工程读出电子学设计提供重要的参考价值。在完成电子学性能测试的基础上,模拟对撞机探测单元的结构,进行方案原型电子学与单通道探测器联调测试,证明电子学系统可用于粒子甄别。此外电子学系统还与多层塑料闪烁体探测器进行宇宙线测试,得到单根塑闪能谱以及相邻通道相关性结果,还分析出宇宙线穿过多层塑闪阵列的径迹,这些联调结果表明电子学系统工作正常,为后续的γγ对撞机开展提供强有力的实验保障。
和爽[6]（2020）在《宽带信号高速采集与传输系统关键技术研究》文中研究指明宽带信号高速采集与传输系统是雷达探测、导弹精确制导、5G通信网络等领域测试系统的重要组成部分,是目前相关领域研究的重点和难点。本文基于宽带模拟信号采集与高速光纤通信开展宽带信号高速采集与传输系统关键技术研究,具有重要的研究意义与应用价值。本文采用Xilinx公司Kintex-7系列FPGA为控制核心,主要针对高速模数转换器技术、光纤通信传输技术与计算机扩展传输技术等内容展开研究。首先,采用TI公司高速模数转换器作为模拟信号采集器件,并根据JESD204B协议规范自主设计包含物理层、数据链路层、传输层的JESD204B接口接收逻辑,同时设计模拟信号调理电路及数字接口输出电路,实现宽带模拟信号的采集。其次,选用SFP+光模块搭建高速光纤通信的底层硬件电路,并结合Xilinx公司的Aurora 64B/66B开放式数据传输协议与相关IP核逻辑,实现采集数据的远距离光纤通信传输。然后,基于高速计算机系统互连总线协议PCI-Express 2.0,并通过Xilinx的XDMA IP核逻辑完成基于PCI-Express总线的DMA方式数据传输,实现将采集接收数据上传至计算机设备并配合上位机进行观测分析。最后,制定了完备的测试方案并搭建系统测试平台,通过系统内部信号数据抓取,以及上位机接收数据的分析,对系统的模拟信号采集与光纤信号的收发功能进行了验证。测试结果表明,本课题系统设计能够实现370MSPS采样率,单通道数据传输速率为7.4Gbps的模拟信号采集与接收,以及最大传输速率为10Gbps的光纤数据传输,性能良好稳定,具有一定的工程应用价值。
刘畅[7]（2020）在《基于沙克总线网络的高速光纤通信链路设计与实现》文中指出随着现代电子通信、航空航天、测控技术领域的发展,对于数据通信链路方面的要求越来越高,光纤凭借着较长的中继距离、大容量、宽频带、抗干扰性好等优势,利用光纤作为数据传输媒介的光纤通信系统运用而生,系统中的光纤通信链路成为了关键;只有同时具备了高速又高可靠性的数据传输能力,才能满足目前通信领域的研究趋势。因此,本文展开了基于沙克总线的高速光纤通信链路设计与实现,以满足沙克总线的数据传输需求,具有重要的现实意义。本文基于FPGA和光电转换模块设计实现了沙克总线网络中的高速光纤通信链路,本文首先根据任务设计指标要求进行了分析,确定了高速光纤通信链路总体设计解决方案,随后详细地概述了高速光纤通信链路中需要涉及的各项关键技术,确定了以FPGA为核心的主控芯片,以高速串行技术作为支撑,以光电信号转换模块作为光纤通信的接口,以千兆以太网作为沙克总线网络和上位机通信的接口,以光纤通信可靠性理论为可靠性研究支持,然后从硬件设计和软件设计两方面模块化地对设计的实现进行详细阐述,最后设计完成将链路进行组网,对总线网络进行可靠性测试。本文最后,对基于沙克总线网络的高速光纤通信链路依次进行了基本功能测试、链路整体测试、链路可靠性测试,并分析了测试结果,结果表明该高速光纤通信链路传输带宽可以达到10Gbps,能够正常进行数据传输,光模块可靠性高,适用范围广,总线网络实时、安全、可靠,满足指标要求。
栗敬雨[8]（2019）在《基于交叉采样的宽带雷达数字接收机及信号处理关键技术研究》文中研究说明空间目标威胁评估、空间碎片碰撞预警、近地空间探测等多方面的应用都要求对空间目标进行精细化测量。雷达能够全天时、全天候获取空间目标的丰富信息,是空间目标监视和识别最为有效的技术途径之一。增大雷达发射和接收信号的带宽,结合适当的逆合成孔径雷达（Inverse Synthetic Aperture Radar,ISAR）成像技术,即可提升ISAR图像的分辨率。宽带雷达数字接收机能够对中频信号甚至射频信号直接采集,具有信噪比高、幅频特性稳定、算法实现灵活多样等优势。随着ISAR发射信号带宽的增大,雷达数字接收机的采样率和带宽也需与发射信号匹配。研究宽带雷达数字接收机将为提升我国空间目标认知能力、识别能力、监视能力提供重要技术支撑。本文首先交代课题的研究背景及实现意义,然后调研了宽带雷达数字接收机的发展现状、并行采样技术的研究现状、交叉采样通道失配校正方法的研究现状以及交叉采样系统的发展状况,明确了论文的研究方向。开展了基于中频直接采样的宽带雷达信号接收技术的研究。针对某些应用场景中单片模数转换器（Analog-to-Digital Converter,ADC）难以满足接收机对采样率的要求,将多路ADC芯片交叉采样技术引入到宽带雷达数字接收机中,建立宽带交叉采样通道失配模型,分析通道失配对采集信号的频谱及动态性能的影响,并提出多路JESD204B子类1的ADC的同步采集方法。针对交叉采样通道失配严重恶化系统动态性能的问题以及常用校正方法的缺点,本文根据实际应用需求提出基于正弦拟合的宽带交叉采样通道失配自动估计方法和基于完美重构的宽带交叉采样通道失配补偿方法。该估计方法能够对ADC芯片间的宽带交叉采样通道失配进行精确标定,并且只需对关注频段进行数据采集和处理;该补偿方法实现了多ADC芯片交叉采样系统通道失配在宽频带上的高精度补偿。对宽带雷达信号处理的相关技术进行研究。分别从宽带雷达数字接收机的数字正交解调技术、脉冲压缩技术和带宽扩展技术展开。对中频直接采集方式下线性调频（Linear Frequency Modulated,LFM）信号的脉冲压缩进行建模,分析了交叉采样通道失配对LFM信号脉冲压缩结果的影响;针对多路ADC芯片交叉采样的带宽积累减小问题,提出一种基于宽带增益估计的交叉采样系统带宽扩展方法,该方法使得多路ADC芯片交叉采样系统的带宽得到有效扩展。设计了基于交叉采样技术的宽带雷达数字接收机。首先明确设计目标;着重研究宽带雷达数字接收机的总体设计、硬件设计和配套的软件设计;然后对该接收机进行测试,测试结果表明宽带雷达数字接收机的采样率为10.4 Gs/s、量化位数为12 bit,在0.1 GHz～4.7 GHz频段内,有效位数大于7.5 bit、无杂散动态范围大于57 dB,数据稳定传输速率为40 Gb/s,具备对带宽为3 GHz以上的雷达中频回波进行高速高精度直接采集和记录的能力。本文理论研究与工程实践相结合,解决了数字接收机设计与研制过程中遇到的多个技术难题,研制的接收机已得到成功应用,取得了良好的效果,为基于交叉采样的宽带雷达数字接收机的工程应用奠定理论和技术基础。
朱奇凡[9]（2019）在《基于PCI Express的光纤通信卡研制》文中认为数字通信相关技术以及计算机技术的快速发展极大地推动了高速数据传输的需求。在数据采集、雷达通信、遥感探测等领域,数据量的日益增大和数据处理的日益复杂化,使得高速数据传输逐渐成为通信系统设计中的关键点。高速数据传输系统能够保障数据传输的快速性、稳定性、可靠性,因此高速数据传输系统的研制迫在眉睫。针对高速数据传输的需求,本文从实际工程项目出发,研制一款基于PCI Express的光纤通信板卡,用于实现数据的高速稳定传输。本文依据自顶向下的方法,给出PCIe光纤通信卡的总体设计方案。在硬件结构设计方面,采用核心板和功能板堆叠的方案减小板卡面积,保证板卡的灵活性和扩展性。在硬件设计过程中,对PCIe光纤通信卡进行高速串行信号仿真以保证板卡设计的合理性。本课题研制的PCIe光纤通信卡选用ZYNQ芯片作为主控芯片,选用SRIO协议和PCIe协议作为板卡的光纤接口协议和主机接口协议,利用DDR3 SDRAM实现高速数据缓存功能。对于板卡的各功能模块设计,以SRIO Gen2 IP核为基础设计光纤通信模块,实现板卡的光纤数据接收功能。以MIG IP核为主体设计高速缓存模块,实现数据的高速缓存功能,保证数据传输的可靠性。针对PCIe通信模块的功能实现,设计基于Xilinx XDMA和基于RIFFA的两种解决方案,并对两种方案的性能进行测试与分析。利用WinDriver和Visual Studio对板卡的驱动程序及应用程序进行设计,实现由上位机控制板卡进行数据传输的功能。测试结果表明,本课题研制的基于PCI Express的光纤通信卡能够实现数据的高速稳定传输,数据传输能力达到设计需求,具有重要的理论意义和实用价值。
肖立[10]（2019）在《时变流场实时自适应PIV测量技术研究与应用》文中研究表明时变流场在时间尺度上通常表现为非定常特性,在同一测量点的流体速度具有大范围的时变特性。时变流场的精确测量对飞行器的气动特性分析以及汽车的动力学研究具有重要理论意义和应用价值。粒子图像测速技术（Particle Image Velocimetry,PIV）由于其具有非接触、无干扰、瞬态、全场测量等优点被广泛应用于各类流场速度的测量。传统PIV测量技术相邻两帧图像时间间隔固定,无法满足时变流场的实时精确测量。本文针对传统PIV测量技术的局限性,提出一种RTA-PIV（Real-Time Adaptive Particle Image Velocity）测量技术,并基于此研制一套RTA-PIV装置,通过实验验证了RTA-PIV测量技术的可行性和准确性。本文的具体研究工作如下:（1）针对目前PIV测量技术中视觉装置时间间隔固定,无法实现时变流场精确测量的问题,本文基于二分光技术研制出纳秒级跨帧超高速分幅视觉成像装置.通过控制图像传感器与激光器之间的时序关系,实现相邻两帧图像时间间隔可调,提高时变流场测量的测量精度及动态范围。该分幅视觉成像装置分辨率最大可达2048×2048pixels,帧率最高可达100fps,时间间隔在10ns至5ms范围可调。（2）针对图像传感器自有噪声影响图像质量从而影响流场速度测量精度的问题,本文通过采用数字域相关双采样、暗参考帧与暗参考列减除、平场校正以及水冷散热等方式将图像信噪比提升至19.61,利用图像传感器的双增益通道实现双增益图像融合,将图像的动态范围提升至85.5dB,为流场速度场计算提供高质量图像。（3）针对目前PIV测量技术中图像处理计算实时性不足的问题,研制出基于FPGA（Field Programmable Gate Array）+2 DSP（Digital Signal Processor）分布式处理器架构的实时超高速图像处理装置,并进行固件设计,实现了图像预处理、流场速度估计以及下一帧最优时间间隔的计算。该装置传输带宽最高可达12.5Gbps,图像处理频率最高可达50Hz。（4）针对传统PIV算法的局限性,本文提出RTA-PIV测量算法。利用相关滤波进行流场速度场的估计,利用卡尔曼预测模型对下一帧图像进行速度预测从而选择最优时间间隔,提高时变流场速度测量的测量精度,在仿真流场和真实流场实验中,该算法测量值与理论值的相对误差小于1%。
二、10GbE光学传输领域取得重大突破:串行10Gb/s以太网收发器推出（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、10GbE光学传输领域取得重大突破:串行10Gb/s以太网收发器推出（论文提纲范文）
（1）基于SATA硬盘阵列的数据记录装置设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景和意义 |
| 1.2 国内外发展现状 |
| 1.2.1 硬盘发展现状 |
| 1.2.2 数据记录装置发展现状 |
| 1.3 本文主要内容及章节安排 |
| 2 方案设计 |
| 2.1 数据记录装置技术要求 |
| 2.2 系统整体方案 |
| 2.2.1 数据记录装置方案设计 |
| 2.2.2 测试机方案设计 |
| 2.3 本章小结 |
| 3 数据接口设计 |
| 3.1 光电收发接口设计 |
| 3.1.1 接口电路设计 |
| 3.1.2 电源电路设计 |
| 3.1.3 时钟电路设计 |
| 3.2 SRIO接口逻辑设计 |
| 3.2.1 RapidIO传输协议简介 |
| 3.2.2 SRIO物理层包格式与传输逻辑 |
| 3.2.3 IP核解析与时序仿真 |
| 3.3 本章小结 |
| 4 数据缓存设计 |
| 4.1 DDR3阵列设计 |
| 4.1.1 DDR3拓扑类型比较 |
| 4.1.2 DDR3电路原理设计 |
| 4.1.3 Fly-by拓扑布线技巧 |
| 4.2 DDR3逻辑设计 |
| 4.2.1 数据编帧设计 |
| 4.2.2 MIG控制器简介 |
| 4.2.3 DDR3读写逻辑 |
| 4.3 本章小结 |
| 5 数据存储设计 |
| 5.1 数据传输方案分析 |
| 5.1.1 接收端数据量分析 |
| 5.1.2 数据存储可行性分析 |
| 5.2 硬盘存储阵列设计 |
| 5.2.1 硬盘阵列技术简介 |
| 5.2.2 SATA电路设计 |
| 5.3 SATA存储逻辑设计 |
| 5.3.1 SATA协议简介 |
| 5.3.2 数据传递逻辑设计 |
| 5.3.3 OOB状态机优化设计 |
| 5.4 千兆以太网回读设计 |
| 5.5 本章小结 |
| 6 性能测试及验证 |
| 6.1 测试平台的搭建 |
| 6.2 数据记录装置可靠性验证 |
| 6.2.1 OOB状态机测试 |
| 6.2.2 数据存储性能测试 |
| 6.3 本章小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 |
| 致谢 |
（2）CSNS能量分辨中子成像谱仪数据读出方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 背景介绍 |
| 1.1 中子及中子源 |
| 1.1.1 中子及其应用 |
| 1.1.2 中国散裂中子源 |
| 1.2 中子成像方法 |
| 1.2.1 传统中子成像 |
| 1.2.2 光栅干涉成像 |
| 1.2.3 极化中子成像 |
| 1.2.4 能量分辨中子成像 |
| 1.3 能量分辨中子成像探测器 |
| 1.3.1 气体探测器 |
| 1.3.2 闪烁体探测器 |
| 1.3.3 半导体探测器 |
| 1.4 中国散裂中子源能量分辨中子成像谱仪 |
| 1.5 本论文研究内容及结构安排 |
| 第2章 位置灵敏中子成像探测器数据读出方法调研 |
| 2.1 一维位置灵敏中子成像探测器数据读出方法调研 |
| 2.2 二维位置灵敏中子成像探测器数据读出方法调研 |
| 2.2.1 并行数据读出方案 |
| 2.2.2 采用ASIC降低数据读出通道 |
| 2.3 像素结构中子成像探测器数据读出方法调研 |
| 2.3.1 采用CCD的数据读出方案 |
| 2.3.2 采用ASIC的数据读出方案 |
| 第3章 能量分辨中子成像谱仪数据读出方法研究 |
| 3.1 系统需求分析 |
| 3.1.1 探测器信号分析 |
| 3.1.2 事例率 |
| 3.1.3 空间测量需求 |
| 3.1.4 时间测量需求 |
| 3.2 前端转换芯片 |
| 3.2.1 中子成像探测器前端转换芯片 |
| 3.2.2 衍射闪烁体探测器前端转换芯片 |
| 3.3 多重计数分析 |
| 3.3.1 多重计数产生原因 |
| 3.3.2 多重计数处理条件分析 |
| 3.4 读出系统架构 |
| 第4章 读出电子学设计与实现 |
| 4.1 系统同步设计 |
| 4.1.1 中子脉冲ID系统 |
| 4.1.2 WR授时系统 |
| 4.2 中子成像探测器读出电子学原型 |
| 4.2.1 UDPM硬件设计 |
| 4.2.2 固件设计 |
| 4.2.3 基于硬件的实时数据处理 |
| 4.3 衍射闪烁体探测器读出电子学原型 |
| 4.3.1 DCM硬件设计 |
| 4.3.2 DPM硬件设计 |
| 4.3.3 固件设计 |
| 4.4 数据读出软件实现 |
| 4.4.1 软件系统架构 |
| 4.4.2 软硬件交互接口 |
| 4.4.3 数据交互协议 |
| 第5章 测试与验证 |
| 5.1 电子学性能测试 |
| 5.1.1 高数串行数据传输性能评估 |
| 5.1.2 软硬件交互数据传输性能评估 |
| 5.1.3 嵌入式系统以太网传输性能评估 |
| 5.2 光学测试 |
| 5.2.1 放大倍数对成像的影响 |
| 5.2.2 焦距对光斑大小的影响 |
| 5.2.3 多重计数处理对成像的影响 |
| 5.3 中子束流测试 |
| 5.3.1 放大倍数对成像的影响 |
| 5.3.2 阈值调节对成像的影响 |
| 5.3.3 中子能谱测量 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作创新点 |
| 6.3 展望 |
| 参考文献 |
| 附录 |
| 致谢 |
| 在读期间发表的学术论文 |
（3）面向嵌入式系统的实时信号通道技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究的背景与意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 高速串行总线通信 |
| 1.2.2 万兆以太网 |
| 1.2.3 TCP/IP卸载引擎技术 |
| 1.3 本文要点及组织结构 |
| 2 课题相关技术概述 |
| 2.1 现场可编程门阵列 |
| 2.2 Aurora总线协议 |
| 2.3 TCP/IP协议栈 |
| 2.3.1 网际协议IP |
| 2.3.2 传输控制协议TCP |
| 2.4 AXI4 总线 |
| 2.4.1 AXI4 的类别及特点 |
| 2.4.2 AXI4 的架构和机制 |
| 2.4.3 AXI4 的结构互联 |
| 2.5 本章小结 |
| 3 系统总体方案 |
| 3.1 系统总体方案分析与论证 |
| 3.2 系统总体方案设计与架构 |
| 3.2.1 模块互联接口 |
| 3.2.2 时钟域划分 |
| 3.2.3 带宽评估 |
| 3.3 本章小结 |
| 4 基于Aurora的高性能串行数据传输系统 |
| 4.1 总体方案概述 |
| 4.2 逻辑功能模块设计 |
| 4.2.1 数据打包模块 |
| 4.2.2 数据仲裁模块 |
| 4.2.3 Aurora模块 |
| 4.2.4 数据拆包解析模块 |
| 4.2.5 DDR缓存模块 |
| 4.3 本章小结 |
| 5 基于TOE的高性能实时数据网络分发系统 |
| 5.1 总体方案概述 |
| 5.2 TCP/IP卸载引擎子系统设计 |
| 5.2.1 TCP传输层 |
| 5.2.2 IP网络层 |
| 5.2.3 万兆以太网子系统 |
| 5.3 数据流调度与分发 |
| 5.4 系统软件相关工作 |
| 5.5 本章小结 |
| 6 验证及测试 |
| 6.1 系统验证 |
| 6.1.1 基于Aurora的串行传输子系统验证 |
| 6.1.2 TCP/IP卸载引擎子系统验证 |
| 6.2 功能测试 |
| 6.2.1 ARP请求 |
| 6.2.2 TCP建立连接 |
| 6.2.3 Aurora收发端链路状况 |
| 6.2.4 数据包正常传输状况 |
| 6.2.5 差错重传恢复 |
| 6.2.6 TCP终止连接 |
| 6.2.7 数据传输全流程 |
| 6.2.8 系统传输正确性测试 |
| 6.3 性能分析 |
| 6.3.1 实际传输速率 |
| 6.3.2 多并发传输 |
| 6.3.3 CPU占用率 |
| 6.4 本章小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 作者简历 |
（4）基于海思处理器的分布式数据采集系统桥接子系统硬件研发（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 相关研究概述 |
| 1.2.1 分布式数据采集系统研究现状 |
| 1.2.2 国产化产业现状 |
| 1.2.3 处理器技术及国产化进展 |
| 1.2.4 FPGA技术及国产化进展 |
| 1.3 研究内容和论文组织结构 |
| 1.3.1 论文研究内容 |
| 1.3.2 论文组织结构 |
| 2 系统总体设计 |
| 2.1 系统需求分析 |
| 2.2 系统整体方案设计 |
| 2.2.1 方案可行性分析 |
| 2.2.2 主要国产芯片选型 |
| 2.2.3 系统总体架构与模块划分 |
| 2.3 本章小结 |
| 3 系统硬件详细设计 |
| 3.1 海思处理器模块设计 |
| 3.1.1 DDR3 SDRAM模块 |
| 3.1.2 千兆以太网模块 |
| 3.1.3 PCIe数据传输模块 |
| 3.1.4 eMMC模块 |
| 3.1.5 UART模块 |
| 3.1.6 JTAG模块 |
| 3.2 国微FPGA模块设计 |
| 3.2.1 DDR3 SDRAM模块 |
| 3.2.2 百兆以太网模块 |
| 3.2.3 与处理器交互模块 |
| 3.2.4 SPI Flash模块 |
| 3.2.5 其他模块 |
| 3.3 系统支持模块设计 |
| 3.3.1 时钟模块 |
| 3.3.2 电源模块 |
| 3.4 国微FPGA逻辑功能设计 |
| 3.4.1 百兆以太网传输模块 |
| 3.4.2 DDR缓存模块 |
| 3.4.3 PCIe传输模块 |
| 3.5 本章小结 |
| 4 系统硬件实现 |
| 4.1 PCB布局设计 |
| 4.2 PCB叠层设计 |
| 4.3 PCB布线和关键信号仿真 |
| 4.3.1 PCB布线规则 |
| 4.3.2 DDR3 SDRAM布线与仿真 |
| 4.4 系统PCB设计结果 |
| 4.5 本章小结 |
| 5 系统测试 |
| 5.1 系统硬件调试 |
| 5.2 电源测试 |
| 5.2.1 电源纹波和噪声测试 |
| 5.2.2 电源上电时序测试 |
| 5.3 关键信号测试 |
| 5.3.1 时钟模块测试 |
| 5.3.2 PCIe眼图测试 |
| 5.4 系统功能测试 |
| 5.4.1 接口功能测试 |
| 5.4.2 整机功能测试 |
| 5.5 系统功耗测试 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 |
（5）伽马-伽马对撞机读出电子学系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1. 粒子对撞机 |
| 1.2. 伽马-伽马对撞机 |
| 1.2.1. 伽马-伽马对撞机介绍 |
| 1.2.2. 我国正在预研的伽马-伽马对撞机 |
| 1.3. 本论文研究内容及结构安排 |
| 参考文献 |
| 第二章 γγ对撞机读出方案设计 |
| 2.1. γγ对撞机探测器介绍 |
| 2.2. 电子学读出需求 |
| 2.3. 国际上类似实验读出方案研究 |
| 2.3.1. 基于高速ADC的波形数字化技术 |
| 2.3.2. 基于SCAASIC的波形数字化技术 |
| 2.4. γγ对撞机读出电子学方案 |
| 2.5. 本章小结 |
| 参考文献 |
| 第三章 读出系统关键技术验证 |
| 3.1. 读出电子学设计 |
| 3.1.1. SCAASIC选型 |
| 3.1.2. ADC选型 |
| 3.1.3. 时钟部分设计 |
| 3.1.4. 模拟缓冲单元 |
| 3.1.5. FPGA选型和逻辑设计 |
| 3.1.6. 其他部分设计 |
| 3.1.7. 后端电子学 |
| 3.2. 电子学验证结果 |
| 3.2.1. 时钟测试 |
| 3.2.2. 通道噪声测试 |
| 3.2.3. SCA采样间隔测试 |
| 3.3. 本章小结 |
| 参考文献 |
| 第四章 方案原型读出电子学设计 |
| 4.1. 电子学系统设计 |
| 4.1.1. 前端电子学 |
| 4.1.2. 后端电子学 |
| 4.2. 数据采集软件设计 |
| 4.3. 电子学性能测试 |
| 4.3.1. 通道基线测试 |
| 4.3.2. 采样间隔测试 |
| 4.3.3. 光纤链路测试 |
| 4.3.4. 以太网数据传输测试 |
| 4.4. 本章小结 |
| 参考文献 |
| 第五章 探测器联调测试 |
| 5.1. 粒子甄别测试 |
| 5.2. 探测器系统联调测试 |
| 5.3. 本章小结 |
| 参考文献 |
| 第六章 总结与展望 |
| 6.1. 总结 |
| 6.2. 展望 |
| 附录1 前端电子学实物图 |
| 附录2 后端电子学实物图 |
| 致谢 |
| 在读期间发表的学术论文 |
（6）宽带信号高速采集与传输系统关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 课题研究内容及章节架构 |
| 2 系统方案设计与关键技术分析 |
| 2.1 系统指标及分析 |
| 2.1.1 系统指标要求 |
| 2.1.2 指标分析与设计原则 |
| 2.2 系统总体设计方案 |
| 2.3 关键技术分析 |
| 2.3.1 基于GTX的高速串行收发器技术 |
| 2.3.2 基于JESD204B的高速模数转换器技术 |
| 2.3.3 基于Aurora的光纤通信技术 |
| 2.3.4 基于PCI-Express的计算机扩展传输技术 |
| 2.4 本章小结 |
| 3 宽带信号高速采集与传输系统硬件电路设计 |
| 3.1 主控平台电路设计 |
| 3.1.1 主控芯片FPGA选型 |
| 3.1.2 FPGA配置电路 |
| 3.2 电源管理电路设计 |
| 3.3 宽带模拟信号采集电路设计 |
| 3.3.1 模数转换器选型 |
| 3.3.2 模拟信号调理电路 |
| 3.3.3 JESD204B接口电路 |
| 3.3.4 时钟管理电路 |
| 3.4 高速光纤通信电路设计 |
| 3.4.1 高速光纤通信方案 |
| 3.4.2 高速光纤通信接口电路 |
| 3.5 PCI-Express总线接口电路设计 |
| 3.5.1 PCI-Express总线接口方案 |
| 3.5.2 PCI-Express总线接口电路 |
| 3.6 高速缓存电路设计 |
| 3.6.1 高速缓存方案 |
| 3.6.2 高速缓存电路 |
| 3.7 本章小结 |
| 4 宽带信号高速采集与传输系统控制逻辑设计 |
| 4.1 宽带模拟信号采集控制逻辑设计 |
| 4.1.1 配置接口逻辑 |
| 4.1.2 JESD204B接口逻辑 |
| 4.2 高速光纤通信控制逻辑设计 |
| 4.2.1 光模块控制逻辑 |
| 4.2.2 基于Aurora协议的光纤通信逻辑 |
| 4.3 PCI-Express总线接口逻辑控制设计 |
| 4.3.1 PCI-Express总线DMA逻辑原理与配置 |
| 4.3.2 时序控制与数据传输逻辑 |
| 4.4 高速缓存接口控制逻辑设计 |
| 4.4.1 DDR3 SDRAM接口逻辑 |
| 4.4.2 系统数据接口互连逻辑 |
| 4.5 本章小结 |
| 5 测试验证与结果分析 |
| 5.1 测试平台搭建 |
| 5.2 宽带模拟信号采集功能验证 |
| 5.2.1 JESD204B接口逻辑验证 |
| 5.2.2 模拟信号采集功能验证 |
| 5.3 高速光纤通信功能验证 |
| 5.3.1 Aurora协议接口逻辑验证 |
| 5.3.2 光纤通信功能验证 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士期间的研究成果 |
| 致谢 |
（7）基于沙克总线网络的高速光纤通信链路设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 光纤通信领域研究现状 |
| 1.2.2 光纤通信链路可靠性研究现状 |
| 1.3 课题研究内容及章节架构 |
| 2.总体方案设计及本文关键技术 |
| 2.1 链路指标分析 |
| 2.2 链路方案设计 |
| 2.3 光纤链路关键技术 |
| 2.3.1 高速串行收发器概述 |
| 2.3.2 光纤通信接口协议 |
| 2.4 通信协议技术 |
| 2.4.1 以太网通信协议 |
| 2.4.2 沙克总线通信协议 |
| 2.5 光纤通信可靠性理论 |
| 2.5.1 光纤通信链路可靠性影响因素分析 |
| 2.5.3 光纤通信链路可靠性优化方法 |
| 2.6 本章小结 |
| 3.高速光纤通信链路的硬件设计 |
| 3.1 FPGA控制模块设计 |
| 3.2 光纤通信模块设计 |
| 3.3 千兆以太网模块设计 |
| 3.4 供电模块设计 |
| 3.5 电路板实现 |
| 3.6 本章小结 |
| 4.高速光纤通信链路的软件设计 |
| 4.1 软件设计概述 |
| 4.2 光纤通信接口模块逻辑设计 |
| 4.2.1 光通信模块控制协议 |
| 4.2.2 高速串行收发器的实现 |
| 4.2.3 用户逻辑设计 |
| 4.3 沙克总线网络通信协议设计 |
| 4.3.1 沙克总线网络路由重构设计 |
| 4.3.2 沙克总线网络数据寻址设计 |
| 4.4 以太网模块的逻辑设计 |
| 4.4.1 TCP/IP协议 |
| 4.4.2 以太网控制逻辑设计 |
| 4.5 本章小结 |
| 5.链路功能测试结果及可靠性分析 |
| 5.1 基本功能测试 |
| 5.1.1 光通道性能测试 |
| 5.1.2 千兆网通讯测试 |
| 5.2 基于沙克总线网络的高速光纤通信链路整体测试 |
| 5.3 链路可靠性测试分析 |
| 5.3.1 光模块可靠性 |
| 5.3.2 总线网络可靠性 |
| 5.4 本章小结 |
| 6.总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（8）基于交叉采样的宽带雷达数字接收机及信号处理关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 宽带雷达数字接收机发展概况 |
| 1.2.2 并行采样技术研究现状 |
| 1.2.3 交叉采样通道失配校正方法研究现状 |
| 1.2.4 交叉采样系统发展状况 |
| 1.3 论文主要内容及章节安排 |
| 第二章 基于中频直接采样的宽带雷达信号接收技术 |
| 2.1 引言 |
| 2.2 中频直接采样基本原理 |
| 2.2.1 采样定理 |
| 2.2.2 带通采样定理 |
| 2.2.3 ADC的工作原理 |
| 2.2.4 ADC采样性能评价方法 |
| 2.2.5 时钟抖动对ADC信噪比的影响 |
| 2.3 交叉采样技术 |
| 2.3.1 交叉采样基本原理 |
| 2.3.2 宽带交叉采样通道失配模型及分析 |
| 2.4 多路ADC芯片同步采集技术 |
| 2.4.1 基于JESD204B子类1的ADC工作原理 |
| 2.4.2 基于JESD204B子类1的多路ADC同步采集方法 |
| 2.5 本章小结 |
| 第三章 交叉采样系统通道失配校正技术 |
| 3.1 引言 |
| 3.2 交叉采样通道失配估计方法 |
| 3.2.1 基于时域统计特性的通道失配估计方法 |
| 3.2.2 基于幅度谱的增益失配估计方法 |
| 3.2.3 正弦拟合参数估计方法 |
| 3.2.4 基于正弦拟合的宽带交叉采样通道失配自动估计方法 |
| 3.3 交叉采样通道失配补偿方法 |
| 3.3.1 基于VGA和 VDL的通道失配补偿方法 |
| 3.3.2 基于分数延迟滤波器的相位失配补偿方法 |
| 3.3.3 基于完美重构的宽带交叉采样通道失配补偿方法 |
| 3.4 本章小结 |
| 第四章 宽带雷达信号处理技术 |
| 4.1 引言 |
| 4.2 数字正交解调技术 |
| 4.2.1 低通滤波法 |
| 4.2.2 多相滤波法 |
| 4.3 脉冲压缩技术 |
| 4.3.1 匹配滤波脉冲压缩技术 |
| 4.3.2 中频直接采集方式下的LFM信号脉冲压缩模型 |
| 4.3.3 脉冲压缩性能评价方法 |
| 4.3.4 交叉采样通道失配对LFM信号脉冲压缩结果的影响 |
| 4.4 多路ADC芯片交叉采样系统带宽扩展技术 |
| 4.5 本章小结 |
| 第五章 宽带雷达数字接收机工程实现技术 |
| 5.1 引言 |
| 5.2 设计目标与难点分析 |
| 5.2.1 设计目标 |
| 5.2.2 难点分析 |
| 5.3 宽带雷达数字接收机设计与实现 |
| 5.3.1 中频直接采集系统设计与实现 |
| 5.3.2 数据存储与管理系统设计与实现 |
| 5.4 宽带雷达数字接收机测试与分析 |
| 5.4.1 测试平台 |
| 5.4.2 采集卡性能测试结果与分析 |
| 5.4.3 交叉采样性能测试结果与分析 |
| 5.4.4 后光纤板测试结果与分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 作者在学期间参加的科研项目 |
（9）基于PCI Express的光纤通信卡研制（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题来源及研究的目的和意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 系统互连总线技术发展现状 |
| 1.2.2 光纤通信发展现状 |
| 1.2.3 国内外相关技术简析 |
| 1.3 主要研究内容及论文结构 |
| 第2章 总体方案设计 |
| 2.1 主要功能和技术指标 |
| 2.2 硬件总体方案设计 |
| 2.2.1 高速数据传输协议介绍 |
| 2.2.2 PCIe光纤通信卡硬件组成 |
| 2.2.3 PCIe光纤通信卡结构设计 |
| 2.3 固件总体方案设计 |
| 2.4 软件总体方案设计 |
| 2.5 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 PCIe光纤通信卡硬件原理框图 |
| 3.2 核心板硬件设计 |
| 3.2.1 核心板硬件组成 |
| 3.2.2 主要器件选型 |
| 3.3 功能板硬件设计 |
| 3.3.1 光纤接口模块 |
| 3.3.2 PCIe接口模块 |
| 3.3.3 电源模块 |
| 3.4 高速信号仿真 |
| 3.4.1 信号完整性理论 |
| 3.4.2 高速信号仿真原理 |
| 3.4.3 高速串行信号仿真 |
| 3.5 本章小结 |
| 第4章 固件及软件设计 |
| 4.1 光纤通信模块设计 |
| 4.1.1 SRIO Gen2 IP核介绍 |
| 4.1.2 SWRITE控制逻辑及仿真 |
| 4.1.3 理论传输效率分析 |
| 4.2 高速缓存模块设计 |
| 4.2.1 DDR3 MIG解决方案 |
| 4.2.2 MIG IP核逻辑时序分析 |
| 4.2.3 DDR3 控制逻辑设计及仿真 |
| 4.3 PCIe通信模块设计 |
| 4.3.1 PCIe协议介绍 |
| 4.3.2 PCIe传输模式 |
| 4.3.3 基于XDMA的解决方案 |
| 4.3.4 基于RIFFA的解决方案 |
| 4.3.5 理论传输效率分析 |
| 4.4 PCIe光纤通信卡软件设计 |
| 4.4.1 基于WinDriver的解决方案 |
| 4.4.2 驱动程序开发环境搭建 |
| 4.4.3 应用程序设计 |
| 4.5 本章小结 |
| 第5章 功能测试及性能分析 |
| 5.1 测试内容概述 |
| 5.2 硬件功能测试 |
| 5.2.1 IBERT误码测试 |
| 5.2.2 DDR3功能测试 |
| 5.2.3 PCIe功能测试 |
| 5.3 高速数据传输测试 |
| 5.3.1 SRIO速率测试 |
| 5.3.2 PCIe DMA速率测试 |
| 5.4 传输性能测试 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 附录 PCIe光纤通信卡实物图 |
| 致谢 |
（10）时变流场实时自适应PIV测量技术研究与应用（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景与意义 |
| 1.3 国内外研究现状 |
| 1.4 文章内容和组织结构 |
| 2 纳秒级跨帧超高速分幅视觉成像装置 |
| 2.1 引言 |
| 2.2 总体方案设计 |
| 2.3 分幅视觉装置机械结构设计 |
| 2.4 光路结构设计及校正 |
| 2.5 分幅视觉装置硬件设计 |
| 2.6 分幅视觉装置固件设计 |
| 2.7 本章小结 |
| 3 成像装置噪声分析与图像质量提升 |
| 3.1 引言 |
| 3.2 图像传感器噪声分析 |
| 3.3 图像信噪比提升技术 |
| 3.4 高动态范围合成技术 |
| 3.5 本章小结 |
| 4 实时超高速图像处理装置 |
| 4.1 引言 |
| 4.2 总体方案设计 |
| 4.3 实时超高速图像处理装置硬件设计 |
| 4.4 实时超高速图像处理装置固件设计 |
| 4.5 本章小结 |
| 5 时间分辨率自适应调整算法研究 |
| 5.1 引言 |
| 5.2 时间分辨率自适应调整算法 |
| 5.3时间分辨率自适应调整算法实验 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来展望 |
| 致谢 |
| 参考文献 |
| 附录1 攻读硕士学位期间投稿论文与申请专利 |
四、10GbE光学传输领域取得重大突破:串行10Gb/s以太网收发器推出（论文参考文献）
- [1]基于SATA硬盘阵列的数据记录装置设计与实现[D]. 李晋涛. 中北大学, 2021(09)
- [2]CSNS能量分辨中子成像谱仪数据读出方法研究[D]. 余滔. 中国科学技术大学, 2021(09)
- [3]面向嵌入式系统的实时信号通道技术研究[D]. 刘培东. 浙江大学, 2021(01)
- [4]基于海思处理器的分布式数据采集系统桥接子系统硬件研发[D]. 蔡熙. 浙江大学, 2021(01)
- [5]伽马-伽马对撞机读出电子学系统研究[D]. 朱丹阳. 中国科学技术大学, 2020(01)
- [6]宽带信号高速采集与传输系统关键技术研究[D]. 和爽. 中北大学, 2020(10)
- [7]基于沙克总线网络的高速光纤通信链路设计与实现[D]. 刘畅. 中北大学, 2020(11)
- [8]基于交叉采样的宽带雷达数字接收机及信号处理关键技术研究[D]. 栗敬雨. 国防科技大学, 2019(01)
- [9]基于PCI Express的光纤通信卡研制[D]. 朱奇凡. 哈尔滨工业大学, 2019(02)
- [10]时变流场实时自适应PIV测量技术研究与应用[D]. 肖立. 华中科技大学, 2019